

Befehlssatz

MC68HC08

Microcontroller

SYSTECH J.Schnyder GmbH
6540 Castaneda

2003

Erstellt: 22.12.2003
Ergänzt: 23.12.2003
05.01.2004
06.01.2004
12.01.2004
13.01.2004
19.01.2004
20.01.2004
26.01.2004

V0.1 Rohfassung

Inhalt:

Programmierungs Modell	7
Symbole und Abkürzungen	8
Condition Code Register	8
Adressierungs Arten	8
A	9
ADC Add with Carry	9
ADD Add without Carry	9
AIS Add Immediate Value (Signed) to Stack Pointer	9
AIX Add Immediate Value (Signed) to Index Register (H:X)	10
AND Logical AND	10
ASL Arithmetic Shift Left (Same as LSL)	10
ASR Arithmetic Shift Right	11
B	12
BCC Branch if Carry Bit Clear	12
BCLR Clear Bit n in Memory	12
BCS Branch if Carry Bit Set (Same as BLO)	12
BEQ Branch if Equal	12
BGE Branch if Greater Than or Equal To (Signed Operands)	13
BGT Branch if Greater Than (Signed Operands)	13
BHCC Branch if Half Carry Bit Clear	13
BHCS Branch if Half Carry Bit Set	13
BHI Branch if Higher	14
BHS Branch if Higher or Same (Same as BCC)	14
BIH Branch if /IRQ Pin High	14
BIL Branch if /IRQ Pin Low	14
BIT Bit Test	15
BLE Branch if Less Than or Equal To (Signed Operands)	15
BLO Branch if Lower (Same as BCS)	15
BLS Branch if Lower or Same	16
BLT Branch if Less Than (Signed Operands)	16
BMC Branch if Interrupt Mask Clear	16
BMI Branch if Minus	16
BMS Branch if Interrupt Mask Set	17
BNE Branch if Not Equal	17
BPL Branch if Plus	17
BRA Branch Always	17
BRCLR Branch if Bit n in Memory Clear	17
BRN Branch Never	18
BRSET Branch if Bit n in Memory Set	18
BSET Set Bit n in Memory	19
BSR Branch to Subroutine	19
C	20
CBEQ Compare and Branch if Equal	20
CLC Clear Carry Bit	20
CLI Clear Interrupt Mask Bit	20
CLR Clear	20
CMP Compare Accumulator with Memory	21
COM Complement (One's Complement)	21


CPHX	Compare Index Register (H:X) with Memory	22
CPX	Compare X (Index Register Low) with Memory	22
D		23
DAA	Decimal Adjust Accumulator	23
DBNZ	Decrement and Branch if Not Zero	23
DEC	Decrement	24
DIV	Divide	24
E		25
EOR	Exclusive OR Memory with Accumulator	25
I		26
INC	Increment	26
J		27
JMP	Jump	27
JSR	Jump to Subroutine	27
L		28
LDA	Load Accumulator from Memory	28
LDHX	Load Index Register from Memory	28
LDX	Load X (Index Register Low) from Memory	28
LSL	Logical Shift Left (Same As ASL)	29
LSR	Logical Shift Right	29
M		30
MOV	Move	30
MUL	Unsigned Multiply	30
N		31
NEG	Negate (Two's Complement)	31
NOP	No Operation	31
NSA	Nibble Swap Accumulator	31
O		32
ORA	Inclusive OR Accumulator and Memory	32
P		33
PSHA	Push Accumulator onto Stack	33
PSHH	Push Index Register onto Stack	33
PSHX	Push Index Register X onto Stack	33
PULA	Pull Accumulator from Stack	33
PULH	Pull H from Stack	34
PULX	Pull X from Stack	34
R		35
ROL	Rotate Left through Carry	35
ROR	Rotate Right through Carry	35
RSP	Reset Stack Pointer	36
RTI	Return from Interrupt	36
RTS	Return from Subroutine	36
S		38

SBC	Subtract with Carry	38
SEC	Set Carry Bit	38
SEI	Set Interrupt Mask Bit	38
STA	Store Accumulator in Memory	38
STHX	Store Index Register (H:X)	39
STOP	Enable /IRQ Pin; Stop Oscillator	39
STX	Store X (Index Register Low) in Memory	39
SUB	Subtract	40
SWI	Software Interrupt	40
T		42
TAP	Transfer Accumulator to CCR	42
TAX	Transfer Accumulator to X (Index Register Low)	42
TPA	Transfer CCR to Accumulator	42
TST	Test for Negative or Zero	42
TSX	Transfer Stack Pointer to Index Register	43
TXA	Transfer X (Index Register Low) to Accumulator	43
TXS	Transfer Index Register to Stack Pointer	43
W		44
WAIT	Enable Interrupts; Stop Processor	44
OPCODE MAP		45
Beispiele:		47
ADC		47
ADD		47
AIS		47
AIX		47
AND		47
ASL		47
ASR		48
BCC		48
BCLR		48
BCS		48
BEQ		48
BGE		48
BGT		49
BHCC		49
BHCS		49
BHI		49
BHS		49
BIH		50
BIL		50
BIT		50
BLE		50
BLO		50
BLS		50
BLT		51
BMC		51
BMI		51
BMS		51
BNE		51
BPL		52
BRA		52
BRCLR		52

BRN	<u>52</u>
BRSET	<u>52</u>
BSET	<u>52</u>
BSR	<u>53</u>
CBEQ	<u>53</u>
CLC	<u>53</u>
CLI	<u>53</u>
CLR	<u>53</u>
CMP	<u>54</u>
COM	<u>54</u>
CPHX	<u>54</u>
CPX	<u>54</u>
DAA	<u>54</u>
DBNZ	<u>55</u>
DEC	<u>55</u>
DIV	<u>55</u>
EOR	<u>55</u>
INC	<u>55</u>
JMP	<u>56</u>
JSR	<u>56</u>
LDA	<u>56</u>
LDHX	<u>56</u>
LDX	<u>56</u>
LSL	<u>57</u>
LSR	<u>57</u>
MOV	<u>57</u>
MUL	<u>57</u>
NEG	<u>57</u>
NOP	<u>57</u>
NSA	<u>58</u>
ORA	<u>58</u>
PSHA	<u>58</u>
PSHH	<u>58</u>
PSHX	<u>58</u>
PULA	<u>59</u>
PULH	<u>59</u>
PULX	<u>59</u>
ROL	<u>59</u>
ROR	<u>59</u>
RSP	<u>60</u>
RTI	<u>60</u>
RTS	<u>60</u>
SBC	<u>60</u>
SEC	<u>61</u>
SEI	<u>61</u>
STA	<u>61</u>
STHX	<u>61</u>
STOP	<u>61</u>
STX	<u>62</u>
SUB	<u>62</u>
SWI	<u>62</u>
TAP	<u>62</u>
TAX	<u>62</u>
TPA	<u>62</u>
TST	<u>63</u>
TSX	<u>63</u>
TXA	<u>63</u>

TXS	<u>63</u>
WAIT	<u>63</u>

Programmierungs Modell



[zum Inhaltsverzeichnis](#)

Symbole und Abkürzungen

Condition Code Register

		Bit-Nummer	Aktion/Bemerkung
V	Überlauf Indikator	7	
I	Interrupt Masken Bit	3	1 ≙ Interrupts sind gesperrt
Z	Zero Bit	1	1 ≙ Resultat ist 0
H	Halb-Carry Bit	4	1 ≙ Nibble Übertrag
N	Negativ Indikator	2	1 ≙ Zahl ist negativ (Bit 7 = 1)
C	Carry/Borrow Bit	0	1 ≙ Byte Übertrag

- Bit nicht geändert
- X** Bit undefiniert
- 0** Bit gelöscht (0)
- 1** Bit gesetzt (1)
- Bit gesetzt oder gelöscht

[zum Inhaltsverzeichnis](#)

Adressierungs Arten

INH	Inherent	(keine Operanden)
IMM	8-bit immediate (unmittelbar)	(ii)
DIR	8-bit direkt	(dd, dd rr)
EXT	16-bit erweitert	(hh ll)
IX	16-bit indiziert ohne Offset	(keine Operanden)
IX+	16-bit indiziert ohne Offset, vorangehendes Inkrement	
IX1	16-bit indiziert mit 8-bit Offset	(ff)
IX1+	16-bit indiziert mit 8-bit Offset, vorangehendes Inkrement	
IX2	16-bit indiziert mit 16-bit Offset	(ee ff)
REL	8-bit relativer Offset	(rr)
DD	direkt zu direkt	
IMD	immediate zu direkt	
IX+D	16-bit indiziert, vorangehendes Inkrement der Quelle nach direkt adressiert	
DIX+	direkt adressierte Quelle nach 16-bit indiziert, vorangehendes Inkrement	
SP1	Stack-Pointer mit 8-bit Offset	
SP2	Stack-Pointer mit 16-bit Offset	
M	Speicherstelle	
rel	relativ Offset	
opr	Operand	

[zum Inhaltsverzeichnis](#)

A

ADC Add with Carry

Addiert den Inhalt des C-Bits zur Summe von A und dem entsprechenden Operanden. Das Resultat befindet sich in A. Diese Operation eignet sich für Additionen von Operanden, die grösser als 8-bit lang sind.

A (A) + (M) + (C)

VHINZC

-

ADC #opr	IMM	A9	ii	2
ADC opr	DIR	B9	dd	3
ADC opr	EXT	C9	hh ll	4
ADC opr,X	IX2	D9	ee ff	4
ADC opr,X	IX1	E9	ff	3
ADC ,X	IX	F9		2
ADC opr,SP	SP1	9EE9	ff	4
ADC opr,SP	SP2	9ED9	ee ff	5

Beispiel ADC

zum Inhaltsverzeichnis

ADD Add without Carry

Addiert den Inhalt von A und den Inhalt des entsprechenden Operanden. Das Resultat befindet sich in A.

A (A) + (M)

VHINZC

-

ADD #opr	IMM	AB	ii	2
ADD opr	DIR	BB	dd	3
ADD opr	EXT	CB	hh ll	4
ADD opr,X	IX2	DB	ee ff	4
ADD opr,X	IX1	EB	ff	3
ADD ,X	IX	FB		2
ADD opr,SP	SP1	9EEB	ff	4
ADD opr,SP	SP2	9EDB	ee ff	5

Beispiel ADD

zum Inhaltsverzeichnis

AIS Add Immediate Value (Signed) to Stack Pointer

Addiere Immediate Wert (8-bit) zum Stack Pointer.

Der IMM-Wert ist eine 8-bit vorzeichenbehaftete Zahl welche auf 16 Bit erweitert und zum Stack Pointer addiert wird. Der AIS-Befehl kann verwendet werden, um Stack-Puffer zu erstellen oder zu löschen, welche temporäre Variable enthalten.

Diese Instruktion beeinflusst keine Bits des CCR, so dass Statusinformationen einer Subroutine oder C-Funktion gelesen oder übergeben werden können, ohne dass die Reservierung oder Freigabe von lokalen Variablen diese Statusinformationen überschreibt.

SP SP + (16 << M)

VHINZC

AIS #opr IMM A7 ii 2

Beispiel AIS

zum Inhaltsverzeichnis

AIX Add Immediate Value (Signed) to Index Register (H:X)

Addiere Immediate Wert (8-bit) zum Index Register (H:X), welches mit dem H- und dem X-Register gebildet wird. Der IMM-Wert ist eine 8-bit vorzeichenbehaftete Zahl welche auf 16 Bit erweitert und zum Index Register addiert wird.

Diese Instruktion beeinflusst keine CCR-Bits, so dass Index-Register-Berechnungen den Programm-Ablauf, welcher von den Status-Bits abhängt, nicht beeinflussen.

H:X (H:X) + (16 << M)

VHINZC

AIX #opr IMM AF ii 2

Beispiel AIX

zum Inhaltsverzeichnis

AND Logical AND

Logische UND Verknüpfung von A und dem angegebenen Operanden

A (A) & (M)

VHINZC
--


AND #opr	IMM	A4	ii	2
AND opr	DIR	B4	dd	3
AND opr	EXT	C4	hh ll	4
AND opr,X	IX2	D4	ee ff	4
AND opr,X	IX1	E4	ff	3
AND ,X	IX	F4		2
AND opr,SP	SP1	9EE4	ff	4
AND opr,SP	SP2	9ED4	ee ff	5

Beispiel AND

zum Inhaltsverzeichnis

ASL Arithmetic Shift Left (Same as LSL)

Schiebt alle Bits des angegebenen Registers um eine Stelle nach links, wobei Bit 0 auf 0 gesetzt wird und Bit 7 ins Carry-Bit des CCR geschoben wird. Diese Operation ist mathematisch eine Multiplikation mit Zwei. Das V-Bit zeigt an, ob das Vorzeichen des Resultats geändert hat.



VHINZC

--


ASL opr	DIR	38	dd	4	
ASLA		DIR	48		1
ASLX		EXT	58		1
ASL opr,X	IX1	68	ff	4	
ASL ,X	IX	78		2	
ASL opr,SP	SP1	9E68	ff	5	

Beispiele ASL

zum Inhaltsverzeichnis

ASR Arithmetic Shift Right

Schiebt alle Bits des angegebenen Registers um eine Stelle nach rechts, wobei Bit 7 seinen Wert beibehält und Bit 0 ins Carry-Bit des CCR geschoben wird. Diese Operation dividiert eine zweierkomplement Zahl durch zwei ohne das Vorzeichen zu ändern. Das C-Bit kann zur Rundung verwendet werden.



VHINZC

--

ASR opr	DIR	37	dd	4	
ASRA		DIR	47		1
ASRX		EXT	57		1
ASR opr,X	IX1	67	ff	4	
ASR ,X	IX	77		2	
ASR opr,SP	SP1	9E67	ff	5	

Beispiel ASR

zum Inhaltsverzeichnis

B

BCC Branch if Carry Bit Clear

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Carry-Bit gelöscht ist.

PC (PC) + \$0002 + rel ? (C) = 0

VHINZC

BCC rel REL 24 rr 3

Beispiel BCC

zum Inhaltsverzeichnis

BCLR Clear Bit n in Memory

Löschen eines Bits im Speicher

Mn (0)

VHINZC

BCLR	n,opr	DIR(b0)	11	dd	4
		DIR(b1)	13	dd	4
		DIR(b2)	15	dd	4
		DIR(b3)	17	dd	4
		DIR(b4)	19	dd	4
		DIR(b5)	1B	dd	4
		DIR(b6)	1D	dd	4
		DIR(b7)	1F	dd	4

Beispiel BCLR

zum Inhaltsverzeichnis

BCS Branch if Carry Bit Set (Same as BLO)

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Carry-Bit gesetzt ist.

PC (PC) + \$0002 + rel ? (C) = 1

VHINZC

BCS rel REL 25 rr 3

Beispiel BCS

zum Inhaltsverzeichnis

BEQ Branch if Equal

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation Null ist. (Das Zero-Bit ist gesetzt)

PC (PC) + \$0002 + rel ? (Z) = 1

VHINZC

BEQ rel REL 27 rr 3

Beispiel BEQ [zum Inhaltsverzeichnis](#)

BGE Branch if Greater Than or Equal To (Signed Operands)

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation grösser oder gleich ist.

Achtung; diese Funktion nur bei vorzeichenbehafteten Operationen anwenden!

PC (PC) + \$0002 + rel ? (N ⊕ V) = 0

VHINZC

BGE rel REL 90 rr 3

Beispiel BGE [zum Inhaltsverzeichnis](#)

BGT Branch if Greater Than (Signed Operands)

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation grösser ist.

Achtung; diese Funktion nur bei vorzeichenbehafteten Operationen anwenden!

PC (PC) + \$0002 + rel ? (Z) | (N ⊕ V) = 0

VHINZC

BGT rel REL 92 rr 3

Beispiel BGT [zum Inhaltsverzeichnis](#)

BHCC Branch if Half Carry Bit Clear

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Halb-Carry- Bit gelöscht ist.

PC (PC) + \$0002 + rel ? (H) = 0

VHINZC

BHCC rel REL 28 rr 3

Beispiel BHCC [zum Inhaltsverzeichnis](#)

BHCS Branch if Half Carry Bit Set

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Halb-Carry- Bit gelöscht ist.

PC (PC) + \$0002 + rel ? (H) = 0

VHINZC

BHCS rel REL 29 rr 3

Beispiel BHCS

zum Inhaltsverzeichnis

BHI Branch if Higher

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation grösser ist.

PC (PC) + \$0002 + rel ? (C) | (Z) = 0

VHINZC

BHI rel REL 22 rr 3

Beispiel BHI

zum Inhaltsverzeichnis

BHS Branch if Higher or Same (Same as BCC)

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation grösser ist.

PC (PC) + \$0002 + rel ? (C) = 0

VHINZC

BHS rel REL 24 rr 3

Beispiel BHS

zum Inhaltsverzeichnis

BIH Branch if /IRQ Pin High

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn der /IRQ-Eingang auf 1 ist.

PC (PC) + \$0002 + rel ? /IRQ = 1

VHINZC

BIH rel REL 2F rr 3

Beispiel BIH

zum Inhaltsverzeichnis

BIL Branch if /IRQ Pin Low

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn der /IRQ-Eingang auf 1 ist.

PC (PC) + \$0002 + rel ? /IRQ = 0

VHINZC

BIL rel REL 2E rr 3

Beispiel BIL

zum Inhaltsverzeichnis

BIT Bit Test

Bitweises Vergleichen des Akkumulators mit dem angegebenen Operatoren (Memory)

(A) & (M)

VHINZC
--

BIT #opr	IMM	A5	ii	2
BIT opr	DIR	B5	dd	3
BIT opr	EXT	C5	hh ll	4
BIT opr,X	IX2	D5	ee ff	4
BIT opr,X	IX1	E5	ff	3
BIT ,X	IX	F5		2
BIT opr,SP	SP1	9EE5	ff	4
BIT opr,SP	SP2	9ED5	ee ff	5

Beispiel BIT

zum Inhaltsverzeichnis

BLE Branch if Less Than or Equal To (Signed Operands)

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation kleiner oder gleich ist.

Achtung; diese Funktion nur bei vorzeichenbehafteten Operationen anwenden!

PC (PC) + \$0002 + rel ? (Z) | (N ⊕ V) = 1

VHINZC

BLE rel REL 93 rr 3

Beispiel BLE

zum Inhaltsverzeichnis

BLO Branch if Lower (Same as BCS)

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Carry-Bit gesetzt ist. (Das Resultat der vorangegangenen Operation ist kleiner)

PC (PC) + \$0002 + rel ? (C) = 1

VHINZC

BLO rel REL 25 rr 3

Beispiel BLO

zum Inhaltsverzeichnis

BLS Branch if Lower or Same

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation kleiner oder gleich ist.

PC (PC) + \$0002 + rel ? (C) | (Z) = 1

VHINZC

BLS rel REL 23 rr 3

Beispiel BLS

zum Inhaltsverzeichnis

BLT Branch if Less Than (Signed Operands)

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation kleiner ist.

Achtung; diese Funktion nur bei vorzeichenbehafteten Operationen anwenden!

PC (PC) + \$0002 + rel ? (N ⊕ V) = 1

VHINZC

BLT rel REL 91 rr 3

Beispiel BLT

zum Inhaltsverzeichnis

BMC Branch if Interrupt Mask Clear

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das I-Bit im CCR gelöscht ist.

PC (PC) + \$0002 + rel ? (I) = 0

VHINZC

BMC rel REL 2C rr 3

Beispiel BMC

zum Inhaltsverzeichnis

BMI Branch if Minus

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation negativ ist.

PC (PC) + \$0002 + rel ? (N) = 1

VHINZC

BMI rel REL 2B rr 3

Beispiel BMI

zum Inhaltsverzeichnis

BMS Branch if Interrupt Mask Set

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das I-Bit im CCR gesetzt ist.

PC (PC) + \$0002 + rel ? (I) = 1

VHINZC

BMS rel REL 2D rr 3

Beispiel BMS

zum Inhaltsverzeichnis

BNE Branch if Not Equal

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation ungleich ist.

PC (PC) + \$0002 + rel ? (Z) = 0

VHINZC

BNE rel REL 26 rr 3

Beispiel BNE

zum Inhaltsverzeichnis

BPL Branch if Plus

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn das Resultat der vorangegangenen Operation positiv ist.

PC (PC) + \$0002 + rel ? (N) = 0

VHINZC

BPL rel REL 2A rr 3

Beispiel BPL

zum Inhaltsverzeichnis

BRA Branch Always

Verzweige immer zur aktuellen Adresse+2 und angegebenem Offset.

PC (PC) + \$0002 + rel

VHINZC

BRA rel REL 20 rr 3

Beispiel BRA

zum Inhaltsverzeichnis

BRCLR Branch if Bit n in Memory Clear

Verzweige zur aktuellen Adresse+2 und angegebenem Offset wenn Bit n der angegebenen Speicherstelle gelöscht ist.

Achtung! der Adressbereich muss zwischen 0 und 255 liegen.

Dieser Befehl ist ein Lesen-Ändern-Schreiben-Befehl (Read Modify Write) und kann bei Speicherstellen, die beim Lesen und Schreiben auf unterschiedliche Register zugreifen unerwartete Resultate liefern!

PC (PC) + \$0003 + rel ? (Mn) = 0

VHINZC

BRCLR	n,opr,rel	DIR(b0)	01	dd rr	5
		DIR(b1)	03	dd rr	5
		DIR(b2)	05	dd rr	5
		DIR(b3)	07	dd rr	5
		DIR(b4)	09	dd rr	5
		DIR(b5)	0B	dd rr	5
		DIR(b6)	0D	dd rr	5
		DIR(b7)	0F	dd rr	5

Beispiel BRCLR

zum Inhaltsverzeichnis

BRN Branch Never

Verzweige nie.
(Dieser Befehl kann als Ersatz für andere Bxx-Befehle verwendet werden)

PC (PC) + \$0002

VHINZC

BRN	rel	REL	21	rr	3
------------	------------	------------	-----------	-----------	----------

Beispiel BRN

zum Inhaltsverzeichnis

BRSET Branch if Bit n in Memory Set

Verzweige zur aktuellen Adresse+3 und angegebenem Offset wenn Bit n der angegebenen Speicherstelle gesetzt ist.

Achtung! der Adressbereich muss zwischen 0 und 255 liegen.

Dieser Befehl ist ein Lesen-Ändern-Schreiben-Befehl (Read Modify Write) und kann bei Speicherstellen, die beim Lesen und Schreiben auf unterschiedliche Register zugreifen unerwartete Resultate liefern!

PC (PC) + \$0003 + rel ? (Mn) = 1

VHINZC

BRSET	n,opr,rel	DIR(b0)	00	dd rr	5
		DIR(b1)	02	dd rr	5
		DIR(b2)	04	dd rr	5
		DIR(b3)	06	dd rr	5
		DIR(b4)	08	dd rr	5
		DIR(b5)	0A	dd rr	5
		DIR(b6)	0C	dd rr	5
		DIR(b7)	0E	dd rr	5

Beispiel BRSET

zum Inhaltsverzeichnis

BSET **Set Bit n in Memory**
Löschen eines Bits im Speicher

Mn (1)

VHINZC

BSET	n,opr	DIR(b0)	10	dd	4
		DIR(b1)	12	dd	4
		DIR(b2)	14	dd	4
		DIR(b3)	16	dd	4
		DIR(b4)	18	dd	4
		DIR(b5)	1A	dd	4
		DIR(b6)	1C	dd	4
		DIR(b7)	1E	dd	4

Beispiel BSET

zum Inhaltsverzeichnis

BSR **Branch to Subroutine**
Verzweige zum Unterprogramm an der aktuellen Adresse+2 und angegebenem Offset.
Der Programm-Counter wird im Stack gespeichert.

PC (PC) + \$0002; push (PCL)

SP (SP) - \$0001; push (PCH)

SP (SP) - \$0001

PC (PC) + rel

VHINZC

BSR	rel	REL	AD	rr	4
------------	------------	------------	-----------	-----------	----------

Beispiel BSR

zum Inhaltsverzeichnis

C

CBEQ Compare and Branch if Equal

Vergleiche Akkumulator mit der angegebenen Speicherstelle und verzweige bei gleichem Inhalt zur aktuellen Adresse+(Befehlslänge) und angegebenem Offset.

Achtung! Speicherstellen ausserhalb des Adressbereiches 0..255 können nur mit Hilfe des X-Registers adressiert werden!

PC	(PC) + \$0003 + rel ? (A) - (M) = \$00	CBEQ	opr,rel
PC	(PC) + \$0003 + rel ? (A) - (M) = \$00	CBEQA	#opr,rel
PC	(PC) + \$0003 + rel ? (X) - (M) = \$00	CBEQX	#opr,rel
PC	(PC) + \$0003 + rel ? (A) - (M) = \$00	CBEQ	opr,X+,rel
PC	(PC) + \$0002 + rel ? (A) - (M) = \$00	CBEQ	X+,rel
PC	(PC) + \$0004 + rel ? (A) - (M) = \$00	CBEQ	opr,SP,rel

VHINZC

CBEQ	opr,rel	DIR	31	dd rr	5
CBEQA	#opr,rel	IMM	41	ii rr	4
CBEQX	#opr,rel	IMM	51	ii rr	4
CBEQ	opr,X+,rel	IX1+	61	rr	5
CBEQ	X+,rel	IX+	71	ff rr	4
CBEQ	opr,SP,rel	SP1	9E61	ff rr	6

Beispiel CBEQ

zum Inhaltsverzeichnis

CLC Clear Carry Bit

Löscht das Carry Bit.

C 0

VHINZC
-----0

CLC	INH	98	1
-----	-----	----	---

Beispiel CLC

zum Inhaltsverzeichnis

CLI Clear Interrupt Mask Bit

Löscht das Interrupt Mask Bit.

I 0

VHINZC
--0---

CLI	INH	9A	2
-----	-----	----	---

Beispiel CLI

zum Inhaltsverzeichnis

CLR Clear

Löscht (setzt auf \$00) die angegebene Speicherstelle oder das angegebene Register.

M	\$00	CLR	opr
A	\$00	CLRA	
X	\$00	CLRX	
H	\$00	CLRH	
M	\$00	CLR	opr,X
M	\$00	CLR	,X
M	\$00	CLR	opr,SP

VHINZC
0--01-

CLR	opr	DIR	3F	dd	3
CLRA		INH	4F		1
CLRX		INH	5F		1
CLRH		INH	8C		1
CLR	opr,X	IX1	6F	ff	3
CLR	,X	IX	7F		2
CLR	opr,SP	SP1	9E61	ff	4

Beispiel CLR

zum Inhaltsverzeichnis

CMP Compare Accumulator with Memory

Vergleichen des Akkumulators mit dem angegebenen Operatoren (Memory)

(A) - (M)

VHINZC
--

CMP #opr	IMM	A1	ii	2
CMP opr	DIR	B1	dd	3
CMP opr	EXT	C1	hh ll	4
CMP opr,X	IX2	D1	ee ff	4
CMP opr,X	IX1	E1	ff	3
CMP ,X	IX	F1		2
CMP opr,SP	SP1	9EE1	ff	4
CMP opr,SP	SP2	9ED1	ee ff	5

Beispiel CMP

zum Inhaltsverzeichnis

COM Complement (One's Complement)

Bildet das Einer-Komplement des angegebenen Operators.

M	/M = \$FF - (M)	COM	opr
A	/A = \$FF - (A)	COMA	
X	/X = \$FF - (X)	COMX	
M	/M = \$FF - (M)	COM	opr,X
M	/M = \$FF - (M)	COM	,X
M	/M = \$FF - (M)	COM	opr,SP

VHINZC
0-- 1

COM	opr	DIR	33	dd	4
-----	-----	-----	----	----	---

COMA		INH	43		1
COMX		INH	53		1
COM	opr,X	IX1	63	ff	4
COM	,X	IX	73		3
COM	opr,SP	SP1	9E63	ff	5

Beispiel COM

zum Inhaltsverzeichnis

CPHX Compare Index Register (H:X) with Memory

Vergleichen des Index-Registers mit der nachfolgenden 2Byte-Konstante oder mit dem Wert, der durch den nachfolgenden Operator adressiert wird.

(H:X) - (M:M + \$0001)

VHINZC

--

CPHX	#opr	IMM	65	ii ii+1	3
CPHX	opr	DIR	75	dd	4

Beispiel CPHX

zum Inhaltsverzeichnis

CPX Compare X (Index Register Low) with Memory

Vergleichen des X-Registers (Low-Byte des Index-Registers) mit dem angegebenen Operatoren (Memory)

(X) - (M)

VHINZC

--

CPX	#opr	IMM	A3	ii	2
CPX	opr	DIR	B3	dd	3
CPX	opr	EXT	C3	hh ll	4
CPX	opr,X	IX2	D3	ee ff	4
CPX	opr,X	IX1	E3	ff	3
CPX	,X	IX	F3		2
CPX	opr,SP	SP1	9EE3	ff	4
CPX	opr,SP	SP2	9ED3	ee ff	5

Beispiel CPX

zum Inhaltsverzeichnis

D

DAA Decimal Adjust Accumulator

Justiert den Inhalt des Akkumulators und das Carry-Bit nach AND oder ADC Operationen mit BCD-codierten Werten, so dass sich eine korrekte BCD-Summe im Akkumulator befindet und das Carry-Bit entsprechend gesetzt ist. Der Zustand des Half-Carry-Bits beeinflusst diese Operation (siehe untenstehende Tabelle)

(A)₁₀

VHINZC

X--

DAA

INH

72

2

DAA Funktions-Zusammenstellung

1	2	3	4	5	6
Anfangswert C-Bit	Wert A [7:4]	Anfangswert H-Bit	Wert A [3:0]	Korrektu-Faktor	Korrigiertes C-Bit
0	37994	0	37994	0	0
0	37993	0	A-f	6	0
0	37994	1	37988	6	0
0	A-F	0	37994	60	1
0	9-F	0	A-F	66	1
0	A-F	1	37988	66	1
1	37987	0	37994	60	1
1	37987	0	A-F	66	1
1	37988	1	37988	66	1

Beispiel DAA

zum Inhaltsverzeichnis

DBNZ Decrement and Branch if Not Zero

Subtrahiert 1 vom Inhalt des entsprechenden Registers und verzweigt anschliessend zur aktuellen Adresse+Befehlslänge plus angegebenem Offset wenn das Resultat nicht \$00 ist. DBNZ beeinflusst nur das niederwertige Byte des Index-Registers (H:X); das höherwertige Byte wird nicht verändert.

A (A) - \$0001 oder **M** (M) - \$0001 oder **X** (X) - \$0001

PC (PC) + \$0003 + rel if (result) ≠ \$00

DBNZ opr,rel

DBNZ opr,X,rel oder

PC (PC) + \$0002 + rel if (result) ≠ \$00

DBNZ A, DBNZX

DBNZ X,rel oder

PC (PC) + \$0004 + rel if (result) ≠ \$00

DBNZ opr,SP,rel

VHINZC

DBNZ	opr,rel	DIR	3B	dd rr	5
DBNZA	rel	IMM	4B	rr	3
DBNZX	rel	IMM	5B	rr	3
DBNZ	opr,X+,rel	IX1+	6B	ff rr	5
DBNZ	X+,rel	IX+	7B	rr	4
DBNZ	opr,SP,rel	SP1	9E6B	ff rr	6

Beispiel DBNZ

zum Inhaltsverzeichnis

DEC Decrement

Subtrahiert 1 vom Inhalt des entsprechenden Registers. Die V-, N- und Z-Bits im CCR werden dem Resultat entsprechend gesetzt. Das C-bit im CCR-Register wird nicht geändert. Verzweigungs-Instruktionen wie BLS, BLO, BHS und BHI sind nach DEC nicht sinnvoll.

M	(M) - \$01	DEC	opr
A	(A) - \$01	DECA	
X	(X) - \$01	DECX	
M	(M) - \$01	DEC	opr,X
M	(M) - \$01	DEC	,X
M	(M) - \$01	DEC	opr,SP

VHINZC

-

DEC	opr	DIR	3A	dd	4
DECA		INH	4A		1
DECX		INH	5A		1
DEC	opr,X	IX1	6A	ff	4
DEC	,X	IX	7A		3
DEC	opr,SP	SP1	9E6A	ff	5

Beispiel DEC

zum Inhaltsverzeichnis

DIV Divide

Dividiert eine 16-Bit Zahl ohne Vorzeichen in den Registern H und A durch einen 8-bit Divisor im X-Register. Der Quotient befindet sich nach der Operation im Akkumulator und der Rest im H-Register. Der Divisor im X-Register bleibt unverändert.

Ein Überlauf (Quotient > \$FF) oder eine Division durch 0 setzt das C-Bit, wobei Quotient und Rest unbestimmt sind.

A	(H:A)/(X)
H	Reminder

VHINZC

DIV		INH	52		7
-----	--	-----	----	--	---

Beispiel DIV

zum Inhaltsverzeichnis

E

EOR Exclusive OR Memory with Accumulator

Führt eine logische exklusiv-ODER Operation von Akkumulator und dem angegebenen Operanden aus. Jedes Bit des Akkumulators ist das Resultat einer bitweisen exklusiv-ODER Verknüpfung von A und dem angegebenen Operator.

A (A) \oplus (M)

VHINZC

0-- -

EOR #opr	IMM	A8	ii	2
EOR opr	DIR	B8	dd	3
EOR opr	EXT	C8	hh ll	4
EOR opr,X	IX2	D8	ee ff	4
EOR opr,X	IX1	E8	ff	3
EOR ,X	IX	F8		2
EOR opr,SP	SP1	9EE8	ff	4
EOR opr,SP	SP2	9ED8	ee ff	5

Beispiel EOR

zum Inhaltsverzeichnis

I

INC Increment

Addiert 1 zum Inhalt des entsprechenden Registers. Die V-, N- und Z-Bits im CCR werden dem Resultat entsprechend gesetzt. Das C-bit im CCR-Register wird nicht geändert. Verzweigungs-Instruktionen wie BLS, BLO, BHS und BHI sind nach DEC icht sinnvoll.

M	(M) + \$01	INC	opr
A	(A) + \$01	INCA	
X	(X) + \$01	INCX	
M	(M) + \$01	INC	opr,X
M	(M) + \$01	INC	,X
M	(M) + \$01	INC	opr,SP

VHINZC

-

INC	opr	DIR	3C	dd	4
INCA		INH	4C		1
INCX		INH	5C		1
INC	opr,X	IX1	6C	ff	4
INC	,X	IX	7C		3
INC	opr,SP	SP1	9E6C	ff	5

Beispiel INC

zum Inhaltsverzeichnis

J

JMP Jump

Ein Sprung zur Instruktion an der effektiven Adresse wird durchgeführt. Das Format der effektiven Adresse muss den Regeln der erweiterten, direkten oder indizierten Adressierung entsprechen.

PC effective Address

VHINZC

JMP opr	DIR	BC	dd	2
JMP opr	EXT	CC	hh ll	3
JMP opr,X	IX2	DC	ee ff	4
JMP opr,X	IX1	EC	ff	3
JMP ,X	IX	FC		2

Beispiel JMP

zum Inhaltsverzeichnis

JSR Jump to Subroutine

Der Programm-Zähler wird um n erhöht, so dass er auf die nächste der JSR folgende Instruktion zeigt (n= 1,2,3 abhängig vom Adressierungs-Mode). Der Programm-Zähler wird anschliessend 8-bitweise auf dem Stack gespeichert und zwar das niederwertige Byte zuerst. Danach erfolgt ein Sprung zur angegebenen effektiven Adresse. Das Format der effektiven Adresse muss den Regeln der erweiterten, direkten oder indizierten Adressierung entsprechen.

PC (PC) +n (n= 1,2,3 abhängig vom Adress-Mode)

Push (PCL); SP (SP) - \$0001

Push (PCH); SP (SP) -\$0001

PC effective Address

VHINZC

JMP opr	DIR	BD	dd	4
JMP opr	EXT	CD	hh ll	5
JMP opr,X	IX2	DD	ee ff	6
JMP opr,X	IX1	ED	ff	5
JMP ,X	IX	FD		4

Beispiel JSR

zum Inhaltsverzeichnis

L

LDA Load Accumulator from Memory

Lädt den Inhalt der angegebenen Speicherstelle in den Akkumulator. Die N- und Z-Bits des CCR werden entsprechend dem Dateninhalt gesetzt oder gelöscht. Das V-Bit wird gelöscht. Dies ermöglicht bedingte Verzweigungen nach dem Laden ohne zusätzliche Tests durchzuführen.

A (M)

VHINZC

-

LDA #opr	IMM	A6	ii	2
LDA opr	DIR	B6	dd	3
LDA opr	EXT	C6	hh ll	4
LDA opr,X	IX2	D6	ee ff	4
LDA opr,X	IX1	E6	ff	3
LDA ,X	IX	F6		2
LDA opr,SP	SP1	9EE6	ff	4
LDA opr,SP	SP2	9ED6	ee ff	5

Beispiel LDA

zum Inhaltsverzeichnis

LDHX Load Index Reister from Memory

Lädt den Inhalt der angegebenen Speicherstelle in das Index-Register (H:X). Die N- und Z-Bits des CCR werden entsprechend dem Dateninhalt gesetzt oder gelöscht. Das V-Bit wird gelöscht. Dies ermöglicht bedingte Verzweigungen nach dem Laden ohne zusätzliche Tests durchzuführen.

H:X (M:M + \$0001)

VHINZC

-

LDHX #opr	IMM	45	ii kk	3
LDHX opr	DIR	55	dd	4

Beispiel LDHX

zum Inhaltsverzeichnis

LDX Load X (Index Register Low) from Memory

Lädt den Inhalt der angegebenen Speicherstelle in das X-Register. Die N- und Z-Bits des CCR werden entsprechend dem Dateninhalt gesetzt oder gelöscht. Das V-Bit wird gelöscht. Dies ermöglicht bedingte Verzweigungen nach dem Laden ohne zusätzliche Tests durchzuführen.

X (M)

VHINZC

-

LDX #opr	IMM	AE	ii	2
LDX opr	DIR	BE	dd	3
LDX opr	EXT	CE	hh ll	4
LDX opr,X	IX2	DE	ee ff	4


LDX opr,X	IX1	EE	ff	3
LDX ,X	IX	FE		2
LDX opr,SP	SP1	9EEE	ff	4
LDX opr,SP	SP2	9EDE	ee ff	5

Beispiel LDX

zum Inhaltsverzeichnis

LSL Logical Shift Left (Same As ASL)

Schiebt alle Bits des angegebenen Registers um eine Stelle nach links, wobei Bit 0 auf 0 gesetzt wird und Bit 7 ins Carry-Bit des CCR geschoben wird. Diese Operation ist mathematisch eine Multiplikation mit Zwei. Das V-Bit zeigt an, ob das Vorzeichen des Resultats geändert hat.



VHINZC

--


LSL opr	DIR	38	dd	4
LSLA	INH	48		1
LSLX	INH	58		1
LSL opr,X	IX1	68	ff	4
LSL ,X	IX	78		3
LSL opr,SP	SP1	9E68	ff	5

Beispiel LSL

zum Inhaltsverzeichnis

LSR Logical Shift Right

Schiebt alle Bits des angegebenen Operators um eine Stelle nach Rechts, wobei Bit 7 mit 0 geladen wird und Bit 0 ins C-Bit des CCR geschoben wird.



VHINZC

--

LSR opr	DIR	34	dd	4
LSRA	INH	44		1
LSRX	INH	54		1
LSR opr,X	IX1	64	ff	4
LSR ,X	IX	74		3
LSR opr,SP	SP1	9E64	ff	5

Beispiel LSR

zum Inhaltsverzeichnis

M

MOV Move

Kopiert ein Datenbyte von einer Quelladresse nach eine Zieladresse. Die Daten werden während des Kopierens bewertet und das CCR wird entsprechend bearbeitet. Die Quelldaten werden nicht verändert und der Akkumulator wird nicht beeinflusst.

Folgende vier Adressierungs-Mode sind möglich:

1. IMM/DIR kopiert ein unmittelbare folgendes Byte in eine direkt adressierte Speicherstelle.
2. DIR/DIR kopiert eine direkte adressierte Speicherstelle in eine andere direkt adressierte Speicherstelle.
3. IX+/DIR kopiert ein durch H:X adressiertes Byte in eine direkt adressierte Speicherstelle. H:X wird nach der Operation um 1 erhöht.
4. DIR/IX+ kopiert ein Byte einer direkt adressierten Speicherstelle in eine durch H:X adressierte Speicherstelle. H:X wird nach der Operation um 1 erhöht.

$(M)_{\text{destination}} \quad (M)_{\text{source}}$
H:X (H:X) + \$0001 in IX+D and DIX+ Mode

VHINZC

MOV opr,opr	DD	4E	dd dd	5
MOV opr,X+	DIX+	5E	dd	4
MOV #opr,opr	IMD	6E	ii dd	4
MOV X+,opr	IX+D	7E	dd	4

Beispiel MOV

zum Inhaltsverzeichnis

MUL Unsigned Multiply

Multipliziert den 8-bit Wert im X-Register mit dem 8-bit Wert im Akkumulator. Das Resultat, eine 16-bit Zahl ohne Vorzeichen, wird im X-Register und im Akkumulator abgelegt. Das X-Register enthält das höherwertige Byte und der Akkumulator das niederwertige Byte des Resultats.

X:A (X) x (A)

VHINZC

MUL	INH	42		5
-----	-----	----	--	---

Beispiel MUL

zum Inhaltsverzeichnis

N

NEG Negate (Two's Complement)

Ersetzt den Inhalt von A, X oder M mit deren Zweierkomplement. Der Wert \$80 wird nicht verändert! Diese Funktion ist äquivalent zur Subtraktion von A, X oder M von \$00.

M	$-(M) = \$00 - (M)$	NEG	opr
A	$-(A) = \$00 - (A)$	NEGA	
X	$-(X) = \$00 - (X)$	NEGX	
M	$-(M) = \$00 - (M)$	NEG	opr,X
M	$-(M) = \$00 - (M)$	NEG	,X
M	$-(M) = \$00 - (M)$	NEG	opr,SP

VHINZC
--

NEG	opr	DIR	30	dd	4
NEGA		INH	40		1
NEGX		INH	50		1
NEG	opr,X	IX1	60	ff	4
NEG	,X	IX	70		3
NEG	opr,SP	SP1	9E60	ff	5

Beispiel NEG

zum Inhaltsverzeichnis

NOP No Operation

Diese 1byte Instruktion erledigt nichts weiter als die CPU einen Taktzyklus lang zu beschäftigen, während der Programm-Zähler um Eins erhöht wird. Es werden weder CCR-Flags noch sonstige Inhalte verändert.

None

VHINZC

NOP	INH	9D	1
-----	-----	----	---

Beispiel NOP

zum Inhaltsverzeichnis

NSA Nibble Swap Accumulator

Tauscht das obere Nibble(4 Bits) mit dem unteren Nibble des Akkumulators. Die NSA Instruktion wird für die effiziente Speicherung bei BCD-Operationen verwendet.

A (A[3:0]:A[7:4])

VHINZC

NSA	INH	62	3
-----	-----	----	---

Beispiel NSA

zum Inhaltsverzeichnis

O

ORA Inclusive OR Accumulator and Memory

Führt eine logische ODER-Verknüpfung zwischen Akkumulator und dem angegebenen Operanden durch. Das Resultat wird im Akkumulator abgelegt. Jedes Bit im Akkumulator ist das Resultat der ODER-Verknüpfung der jeweiligen Bits im Akkumulator und dem angegebenen Operanden vor der Operation.

A (A) |(M)

VHINZC

-

ORA #opr	IMM	AA	ii	2
ORA opr	DIR	BA	dd	3
ORA opr	EXT	CA	hh ll	4
ORA opr,X	IX2	DA	ee ff	4
ORA opr,X	IX1	EA	ff	3
ORA ,X	IX	FA		2
ORA opr,SP	SP1	9EEA	ff	4
ORA opr,SP	SP2	9ED6	ee ff	5

Beispiel ORA

zum Inhaltsverzeichnis

P

PSHA Push Accumulator onto Stack

Der Inhalt des Akkumulators wird auf die im Stack-Pointer enthaltene Adresse gespeichert. Anschliessend wird der Stack-Pointer um Eins erniedrigt. Der Inhalt des Akkumulators bleibt unverändert.

Push (A); SP (SP) - \$0001

VHINZC

PSHA INH 87 2

Beispiel PSHA

zum Inhaltsverzeichnis

PSHH Push Index Register onto Stack

Der Inhalt des H-Registers wird auf die im Stack-Pointer enthaltene Adresse gespeichert. Anschliessend wird der Stack-Pointer um Eins erniedrigt. Der Inhalt des H-Registers bleibt unverändert.

Push (H); SP (SP) - \$0001

VHINZC

PSHH INH 8B 2

Beispiel PSHH

zum Inhaltsverzeichnis

PSHX Push Index Register X onto Stack

Der Inhalt des X-Registers wird auf die im Stack-Pointer enthaltene Adresse gespeichert. Anschliessend wird der Stack-Pointer um Eins erniedrigt. Der Inhalt des X-Registers bleibt unverändert.

Push (X); SP (SP) - \$0001

VHINZC

PSHX INH 89 2

Beispiel PSHX

zum Inhaltsverzeichnis

PULA Pull Accumulator from Stack

Der Stack-Pointer wird um Eins erhöht, um auf den letzten Operanden auf dem Stack zu verweisen. Anschliessend wird der Inhalt der Speicherstelle, auf die der Stack-Pointer zeigt in den Akkumulator geladen.

SP (SP) + \$0001; Pull (A)

VHINZC

PULA INH 86 2

Beispiel PULA

zum Inhaltsverzeichnis

PULH Pull H from Stack

Der Stack-Pointer wird um Eins erhöht, um auf den letzten Operanden auf dem Stack zu verweisen. Anschliessend wird der Inhalt der Speicherstelle, auf die der Stack-Pointer zeigt in das H-Register geladen.

SP (SP) + \$0001; Pull (H)

VHINZC

PULH INH 8A 2

Beispiel PULH

zum Inhaltsverzeichnis

PULX Pull X from Stack

Der Stack-Pointer wird um Eins erhöht, um auf den letzten Operanden auf dem Stack zu verweisen. Anschliessend wird der Inhalt der Speicherstelle, auf die der Stack-Pointer zeigt in das X-Register geladen.

SP (SP) + \$0001; Pull (X)

VHINZC

PULX INH 88 2


Beispiel PULX

zum Inhaltsverzeichnis

R

ROL Rotate Left through Carry

Schiebt alle Bits des gewählten Operanden um eine Stelle nach links. Bit 0 wird vom C-Bit des CCR übernommen. Das C-Bit wird vom höchstwertigen Bit des gewählten Operanden geladen. Diese Instruktion beinhaltet das Carry-Bit um die Erweiterung von Schiebe- und Rotations-Manipulationen auf mehrere Bytes zu ermöglichen. Zum Beispiel erlaubt die Sequenz ASL LOW, ROL MID, ROL HIGH das Schieben eines 24-bit Wertes um eine Stelle nach links, wobei LOW, MID und HIGH dem untern, mittleren und oberen Byte des 24-bit Wertes entsprechen.



VHINZC

--


ROL opr	DIR	39	dd	4
ROLA	INH	49		1
ROLX	INH	59		1
ROL opr,X	IX1	69	ff	4
ROL ,X	IX	79		3
ROL opr,SP	SP1	9E69	ff	5

Beispiel ROL

zum Inhaltsverzeichnis

ROR Rotate Right through Carry

Schiebt alle Bits des gewählten Operanden um eine Stelle nach rechts. Bit 7 wird vom C-Bit des CCR übernommen. Das C-Bit wird vom Bit 0 des gewählten Operanden geladen. Diese Instruktion beinhaltet das Carry-Bit um die Erweiterung von Schiebe- und Rotations-Manipulationen auf mehrere Bytes zu ermöglichen. Zum Beispiel erlaubt die Sequenz LSR LOW, ROR MID, ROR HIGH das Schieben eines 24-bit Wertes um eine Stelle nach rechts, wobei LOW, MID und HIGH dem untern, mittleren und oberen Byte des 24-bit Wertes entsprechen.



VHINZC

--

ROR opr	DIR	36	dd	4
RORA	INH	46		1
RORX	INH	56		1
ROR opr,X	IX1	66	ff	4
ROR ,X	IX	76		3
ROR opr,SP	SP1	9E66	ff	5

Beispiel ROR

zum Inhaltsverzeichnis

RSP **Reset Stack Pointer**

Setzt den Stack-Pointer auf \$FF.

Verwenden Sie diese, aus der HC05-Familie stammenden, Instruktion nicht um den Stack-Pointer in HC08-Microcontrollern zu initialisieren. Da in vielen HC08-Microcontrollern der Speicherbereich \$00FF übersteigt, ist es besser den Stack-Pointer kurz nach einem Reset auf die höchste Adresse zu setzen.

zum Beispiel:

```
LDHX    #RAM_END+1
TXS
```

```
SP    $FF
```

```
VHINZC
```

```
RSP                                INH    9C                                1
```

Beispiel RSP

zum Inhaltsverzeichnis

RTI **Return from Interrupt**

Das CCR-Register, der Akkumulator, das X-Register und der Programm-Zähler werden vom Stack zurückgeladen und somit in der Zustand vor dem Sprung zur Interrupt-Routine gesetzt. Das I-Bit im CCR wird gelöscht sofern das auf dem Stack gespeicherte entsprechende Bit gelöscht ist (Normalfall).

```
SP    (SP) + $0001; Pull (CCR)
```

```
SP    (SP) + $0001; Pull (A)
```

```
SP    (SP) + $0001; Pull (X)
```

```
SP    (SP) + $0001; Pull (PCH)
```

```
SP    (SP) + $0001; Pull (PCL)
```

```
VHINZC
```

```
RTI                                INH    80                                7
```

Beispiel RTI

zum Inhaltsverzeichnis

RTS **Return from Subroutine**

Der Stack wird um Eins erhöht und die Speicherstelle, welche der Stack-Pointer adressiert, wird in das höherwertige Byte des Programm-Zählers geladen. Danach wird der Stack-Pointer nochmals um Eins erhöht und die Speicherstelle, welche der Stack-Pointer adressiert, wird in das niederwertige Byte des Programm-Zählers geladen. Das Programm wird daraufhin an der vom Stack geladenen Adresse weiter ausgeführt.

```
SP    (SP) + $0001; Pull (PCH)
```

```
SP    (SP) + $0001; Pull (PCL)
```

```
VHINZC
```

```
RTS                                INH    81                                4
```

Beispiel RTS

zum Inhaltsverzeichnis

S

SBC Subtract with Carry

Subtrahiert den Inhalt des angegebenen Operarors und den Inhalt des C-Bits vom Akkumulator. Das Resultat wird im Akkumulator gespeichert. Diese Instruktion ist hilfreich für Subtraktionen mit Werten, die grösser als 8-bit enthalten.

A (A) - (M) - (C)

VHINZC

-

SBC #opr	IMM	A2	ii	2
SBC opr	DIR	B2	dd	3
SBC opr	EXT	C2	hh ll	4
SBC opr,X	IX2	D2	ee ff	4
SBC opr,X	IX1	E2	ff	3
SBC ,X	IX	F2		2
SBC opr,SP	SP1	9EE2	ff	4
SBC opr,SP	SP2	9ED2	ee ff	5

Beispiel SBC

zum Inhaltsverzeichnis

SEC Set Carry Bit

Setzt das C-Bit im CCR. Diese Instruktion kann benützt werden um das C-Bit vor der Ausführung eines Verzweigungs- oder Rotation-Befehls in den gewünschten Zustand zu setzen.

C bit 1

VHINZC

SEC	INH	9C	1
-----	-----	----	---

Beispiel SEC

zum Inhaltsverzeichnis

SEI Set Interrupt Mask Bit

Setzt das I-Bit im CCR. Der Microcontroller verarbeitet keine Interrupts, wenn das I-Bit gesetzt (maskiert) ist. Das I-Bit wird am Ende des SEI-Zyklus gesetzt dies kann zu spät sein un einen Interrupt zu stoppen, wenn dieser während der Ausführung der SEI-Instruktion erfolgt.

I bit 1

VHINZC

SEI	INH	9B	1
-----	-----	----	---

Beispiel SEI

zum Inhaltsverzeichnis

STA Store Accumulator in Memory

Speichert den Inhalt des Akkumulators in die angegebene Speicherstelle. Die N- und Z-Bits des CCR werden entsprechend dem Dateninhalt gesetzt oder gelöscht. Das V-Bit wird gelöscht. Dies ermöglicht bedingte Verzweigungen nach dem Laden ohne zusätzliche Tests durchzuführen.

M (A)

VHINZC

STA opr	DIR	B7	dd	3
STA opr	EXT	C7	hh ll	4
STA opr,X	IX2	D7	ee ff	4
STA opr,X	IX1	E7	ff	3
STA ,X	IX	F7		2
STA opr,SP	SP1	9EE7	ff	4
STA opr,SP	SP2	9ED7	ee ff	5

Beispiel STA

zum Inhaltsverzeichnis

STHX Store Index Register (H:X)

Speichert den Inhalt des H-Registers in die durch den Operatoren adressierte Speicherstelle und den Inhalt des X-Registers in die durch den Operatoren adressierte Speicherstelle+1. Die N- und Z-Bits des CCR werden entsprechend dem Dateninhalt gesetzt oder gelöscht. Das V-Bit wird gelöscht. Dies ermöglicht bedingte Verzweigungen nach dem Laden ohne zusätzliche Tests durchzuführen.

(M:M + \$0001) (H:X)

VHINZC

STHX opr	DIR	35	dd	4
----------	-----	----	----	---

Beispiel STHX

zum Inhaltsverzeichnis

STOP Enable /IRQ Pin; Stop Oscillator

Vermindert die Stromaufnahme durch das eliminieren aller dynamischen Vorgänge. Der externe Interrupt-Pin wird freigegeben (IRQ) und das I-Bit wird gelöscht um den externen Interrupt freizugeben.

Wird nun am /Reset- oder /IRQ-Pin logisch 0 erkannt, wird der Oszillator gestartet. Nach 4095 Prozessor-Zyklen wird der Reset-Vektor oder der IRQ-Vektor gelesen und die entsprechend Interrupt-Routine ausgeführt.

I bit 0; stop oscillator

VHINZC

STOP	INH	8E		1
------	-----	----	--	---

Beispiel STOP

zum Inhaltsverzeichnis

STX Store X (Index Register Low) in Memory

Speichert den Inhalt des X-Registers in der angegebenen Speicherstelle. Der Inhalt des X-Registers bleibt unverändert. Die N- und Z-Bits des CCR werden entsprechend dem

Dateninhalt gesetzt oder gelöscht. Das V-Bit wird gelöscht. Dies ermöglicht bedingte Verzweigungen nach dem Laden ohne zusätzliche Tests durchzuführen.

M (X)

VHINZC

STX opr	DIR	BF	dd	3
STX opr	EXT	CF	hh ll	4
STX opr,X	IX2	DF	ee ff	4
STX opr,X	IX1	EF	ff	3
STX ,X	IX	FF		2
STX opr,SP	SP1	9EEF	ff	4
STX opr,SP	SP2	9EDF	ee ff	5

Beispiel STX

zum Inhaltsverzeichnis

SUB Subtract

Subtrahiert den Inhalt des angegebenen Operators vom Akkumulator. Das Resultat wird im Akkumulator gespeichert.

A (A) - (M)

VHINZC

-

SUB #opr	IMM	A0	ii	2
SUB opr	DIR	B0	dd	3
SUB opr	EXT	C0	hh ll	4
SUB opr,X	IX2	D0	ee ff	4
SUB opr,X	IX1	E0	ff	3
SUB ,X	IX	F0		2
SUB opr,SP	SP1	9EE0	ff	4
SUB opr,SP	SP2	9ED0	ee ff	5

Beispiel SUB

zum Inhaltsverzeichnis

SWI Software Interrupt

Der Programm-Zähler wird um Eins erhöht. Der Programm-Zähler, X-Register und Akkumulator werden auf den Stack geschrieben, ebenso das CCR. Das I-Bit wird gesetzt und der SWI-Vektor in den Programm-Zähler geladen. Diese Instruktion ist nicht mit dem I-Bit maskierbar!

PC (PC) + \$0001

Push (PCL) ;SP (SP) - \$0001

Push (PCH) ;SP (SP) - \$0001

Push (X) ;SP (SP) - \$0001

Push (A) ;SP (SP) - \$0001

Push (CCR) ;SP (SP) - \$0001

I bit 1

PCH (\$FFFC)

PCL (\$FFFD)

VHINZC

SWI

INH 83

9

Beispiel SWI

zum Inhaltsverzeichnis

VHINZC

TST opr	DIR	3D	dd	3
TSTA	INH	4D		1
TSTX	INH	5D		1
TST opr,X	IX1	6D	ff	3
TST ,X	IX	7D		2
TST opr,SP	SP1	9E6D	ff	4

Beispiel TST

zum Inhaltsverzeichnis

TSX Transfer Stack Pointer to Index Register

Lädt das Index-Register (H:X) mit Eins plus den Inhalt des Stack-Pointers (SP). Der Inhalt des Stack-Pointers bleibt unverändert. Nach einer TSX-Instruktion zeigt das Index-Register auf den letzten auf dem Stack gespeicherten Wert.

H:X (SP) + \$0001

VHINZC

TSX	INH	95		2
-----	-----	----	--	---

Beispiel TSX

zum Inhaltsverzeichnis

TXA Transfer X (Index Register Low) to Accumulator

Lädt den Akkumulator mit dem Inhalt des X-Registers. Der Inhalt des X-Registers bleibt unverändert.

A (X)

VHINZC

TXA	INH	9F		1
-----	-----	----	--	---

Beispiel TXA

zum Inhaltsverzeichnis

TXS Transfer Index Register to Stack Pointer

Lädt den Stack-Pointer mit dem Inhalt des Index-Registers (H:X) minus Eins. Der Inhalt des Index-Registers bleibt unverändert.

SP (H:X) - \$0001


VHINZC

TXS	INH	94		2
-----	-----	----	--	---

Beispiel TXS

zum Inhaltsverzeichnis

OPCODE MAP



	Bit Manipulation		Branch	Read-Modify-Write					
	DIR	DIR	REL	DIR	INH	INH	IX1	SP1	IX
HIGH	0	1	2	3	4	5	6	9000000	7
LOW	0	1	2	3	4	5	6	9000000	7
0	BRSET0 ⁵ _{3 DIR}	BSET0 ⁴ _{2 DIR}	BRA ³ _{2 REL}	NEG ⁴ _{2 DIR}	NEGA ¹ _{1 INH}	NEGX ¹ _{1 INH}	NEG ⁴ _{2 IX1}	NEG ⁵ _{3 SP1}	NEG ³ _{1 IX}
1	BRCLR0 ⁵ _{3 DIR}	BCLR0 ⁴ _{2 DIR}	BRN ³ _{2 REL}	CBEQ ⁵ _{3 DIR}	CBEQA ⁴ _{3 IMM}	CBEQX ⁴ _{3 IMM}	CBEQ ⁵ _{3 IX1+}	CBEQ ⁶ _{4 SP1}	CBEQ ⁴ _{2 IX+}
2	BRSET1 ⁵ _{3 DIR}	BSET1 ⁴ _{2 DIR}	BHI ³ _{2 REL}		MUL ⁵ _{1 INH}	DIV ⁷ _{1 INH}	NSA ³ _{1 INH}		DAA ³ _{1 IX}
3	BRCLR1 ⁵ _{3 DIR}	BCLR1 ⁴ _{2 DIR}	BLS ³ _{2 REL}	COM ⁴ _{2 DIR}	COMA ¹ _{1 INH}	COMX ¹ _{1 INH}	COM ⁴ _{2 IX1}	COM ⁵ _{3 SP1}	COM ³ _{1 IX}
4	BRSET2 ⁵ _{3 DIR}	BSET2 ⁴ _{2 DIR}	BCC ³ _{2 REL}	LSR ⁴ ₂	LSRA ¹ _{1 INH}	LSRX ¹ _{1 INH}	LSR ⁴ _{1 INH}	LSR ⁵ _{2 IX1}	LSR ³ _{1 IX}
5	BRCLR2 ⁵ _{3 DIR}	BCLR2 ⁴ _{2 DIR}	BCS ³ _{2 REL}	COM ⁴ _{2 DIR}	COMA ¹ _{2 IMM}	COMX ¹ _{2 DIR}	COM ⁴ _{3 IMM}		COM ³ _{2 DIR}
6	BRSET3 ⁵ _{3 DIR}	BSET3 ⁴ _{2 DIR}	BNE ³ _{2 REL}	ROR ⁴ _{2 DIR}	RORA ¹ _{1 INH}	LSRX ¹ _{1 INH}	LSR ⁴ _{1 INH}	LSR ⁵ _{2 IX1}	LSR ³ _{1 IX}
7	BRCLR3 ⁵ _{3 DIR}	BCLR3 ⁴ _{2 DIR}	BEQ ³ _{2 REL}	ASR ⁴ ₂	ASRA ¹ _{1 INH}	ASRX ¹ _{1 INH}	ASR ⁴ _{2 IX1}	ASR ⁵ _{3 SP1}	ASR ³ _{1 IX}
8	BRSET4 ⁵ _{3 DIR}	BSET4 ⁴ _{2 DIR}	BHCC ³ _{2 REL}	LSL ⁴ _{2 DIR}	LSLA ¹ _{1 INH}	LSLX ¹ _{1 INH}	LSL ⁴ _{2 IX1}	LSL ⁵ _{3 SP1}	LSL ³ _{1 IX}
9	BRCLR4 ⁵ _{3 DIR}	BCLR4 ⁴ _{2 DIR}	BHCS ³ _{2 REL}	ROL ⁴ _{2 DIR}	ROLA ¹ _{1 INH}	ROLX ¹ _{1 INH}	ROL ⁴ _{2 IX1}	ROL ⁵ _{3 SP1}	ROL ³ _{1 IX}
A	BRSET5 ⁵ _{3 DIR}	BSET5 ⁴ _{2 DIR}	BPL ³ _{2 REL}	DEC ⁴ _{2 DIR}	DECA ¹ _{1 INH}	DECX ¹ _{1 INH}	DEC ⁴ _{2 IX1}	DEC ⁵ _{3 SP1}	DEC ³ _{1 IX}
B	BRCLR5 ⁵ _{3 DIR}	BCLR5 ⁴ _{2 DIR}	BMI ³ _{2 REL}	DBNZ ⁵ _{3 DIR}	DBNZA ³ _{2 INH}	DBNZX ³ _{2 INH}	DBNZ ⁵ _{3 IX1}	DBNZ ⁶ _{4 SP1}	DBNZ ⁴ _{2 IX}
C	BRSET6 ⁵ _{3 DIR}	BSET6 ⁴ _{2 DIR}	BMC ³ _{2 REL}	INC ⁴ _{2 DIR}	INCA ¹ _{1 INH}	INCX ¹ _{1 INH}	INC ⁴ _{2 IX1}	INC ⁵ _{3 SP1}	INC ³ _{1 IX}
D	BRCLR6 ⁵ _{3 DIR}	BCLR6 ⁴ _{2 DIR}	BMC ³ _{2 REL}	TST ³ _{2 DIR}	TSTA ¹ _{1 INH}	TSTX ¹ _{1 INH}	TST ³ _{2 IX1}	TST ⁴ _{3 SP1}	TST ² _{1 IX}
E	BRSET7 ⁵ _{3 DIR}	BSET7 ⁴ _{2 DIR}	BIL ³ _{2 REL}		MOV ⁴ _{3 DD}	MOV ⁴ _{2 DIX+}	MOV ⁴ _{3 IMD}		MOV ⁴ _{2 IX+D}
F	BRCLR7 ⁵ _{3 DIR}	BCLR7 ⁴ _{2 DIR}	BIH ³ _{2 REL}	CLR ³ ₂	CLRA ¹ _{1 INH}	CLR ¹ _{1 INH}	CLR ³ _{2 IX1}	CLR ⁴ _{3 SP1}	CLR ² _{1 IX}

zum Inhaltsverzeichnis

	Control		Register/Memory							
	INH	INH	IMM	DIR	EXT	IX2	SP2	IX1	SP1	IX
HIGH LOW	8	9	A	B	C	D	9ED	E	9EE	F
0	RTI ⁷ 1 INH 2	BGE ³ 2 REL 2	SUB ² 2 IMM 2	SUB ³ 2 DIR 3	SUB ⁴ 3 EXT 3	SUB ⁴ 3 IX2 4	SUB ⁵ 4 SP2 2	SUB ³ 2 IX1 3	SUB ⁴ 3 SP1 1	SUB ² 1 IX 2
1	RTS ⁴ 1 INH 2	BLT ³ 2 REL 2	CMP ² 2 IMM 2	CMP ³ 2 DIR 3	CMP ⁴ 3 EXT 3	CMP ⁴ 3 IX2 4	CMP ⁵ 4 SP2 2	CMP ³ 2 IX1 3	CMP ⁴ 3 SP1 1	CMP ² 1 IX 2
2		BGT ³ 2 REL 2	SBC ² 2 IMM 2	SBC ³ 2 DIR 3	SBC ⁴ 3 EXT 3	SBC ⁴ 3 IX2 4	SBC ⁵ 4 SP2 2	SBC ³ 2 IX1 3	SBC ⁴ 3 SP1 1	SBC ² 1 IX 2
3	SWI ⁹ 1 INH 2	BLE ³ 2 REL 2	CPX ² 2 IMM 2	CPX ³ 2 DIR 3	CPX ⁴ 3 EXT 3	CPX ⁴ 3 IX2 4	CPX ⁵ 4 SP2 2	CPX ³ 2 IX1 3	CPX ⁴ 3 SP1 1	CPX ² 1 IX 2
4	TAP ² 1 INH 1	TXS ² 1 INH 1	AND ² 2 IMM 2	AND ³ 2 DIR 3	AND ⁴ 3 EXT 3	AND ⁴ 3 IX2 4	AND ⁵ 4 SP2 2	AND ³ 2 IX1 3	AND ⁴ 3 SP1 1	AND ² 1 IX 2
5	TPA ¹ 1 INH 1	TSX ² 1 INH 1	BIT ² 2 IMM 2	BIT ³ 2 DIR 3	BIT ⁴ 3 EXT 3	BIT ⁴ 3 IX2 4	BIT ⁵ 4 SP2 2	BIT ³ 2 IX1 3	BIT ⁴ 3 SP1 1	BIT ² 1 IX 2
6	PULA ² 1 INH 1		LDA ² 2 IMM 2	LDA ³ 2 DIR 3	LDA ⁴ 3 EXT 3	LDA ⁴ 3 IX2 4	LDA ⁵ 4 SP2 2	LDA ³ 2 IX1 3	LDA ⁴ 3 SP1 1	LDA ² 1 IX 2
7	PSHA ² 1 INH 1	TAX ¹ 1 INH 1	AIS ² 2 IMM 2	STA ³ 2 DIR 3	STA ⁴ 3 EXT 3	STA ⁴ 3 IX2 4	STA ⁵ 4 SP2 2	STA ³ 2 IX1 3	STA ⁴ 3 SP1 1	STA ² 1 IX 2
8	PULX ² 1 INH 1	CLC ¹ 1 INH 1	EOR ² 2 IMM 2	EOR ³ 2 DIR 3	EOR ⁴ 3 EXT 3	EOR ⁴ 3 IX2 4	EOR ⁵ 4 SP2 2	EOR ³ 2 IX1 3	EOR ⁴ 3 SP1 1	EOR ² 1 IX 2
9	PSHX ² 1 INH 1	SEC ¹ 1 INH 1	ADC ² 2 IMM 2	ADC ³ 2 DIR 3	ADC ⁴ 3 EXT 3	ADC ⁴ 3 IX2 4	ADC ⁵ 4 SP2 2	ADC ³ 2 IX1 3	ADC ⁴ 3 SP1 1	ADC ² 1 IX 2
A	PULH ² 1 INH 1	CLI ² 1 INH 1	ORA ² 2 IMM 2	ORA ³ 2 DIR 3	ORA ⁴ 3 EXT 3	ORA ⁴ 3 IX2 4	ORA ⁵ 4 SP2 2	ORA ³ 2 IX1 3	ORA ⁴ 3 SP1 1	ORA ² 1 IX 2
B	PSHH ² 1 INH 1	SEI ² 1 INH 1	ADD ² 2 IMM 2	ADD ³ 3 DIR 3	ADD ⁴ 3 EXT 3	ADD ⁴ 3 IX2 4	ADD ⁵ 4 SP2 2	ADD ³ 2 IX1 3	ADD ⁴ 3 SP1 1	ADD ² 1 IX 2
C	CLRH ¹ 1 INH 1	RSP ¹ 1 INH 1		JMP ³ 2 DIR 3	JMP ⁵ 3 EXT 3	JMP ⁴ 3 IX2 4		JMP ³ 2 IX1 3		JMP ² 1 IX 2
D		NOP ¹ 1 INH 1	BSR ⁴ 2 IMM 2	JSR ³ 2 DIR 3	JSR ⁴ 3 EXT 3	JSR ⁵ 3 IX2 4		JSR ⁵ 2 IX1 3		JSR ⁴ 1 IX 2
E	STOP ¹ 1 INH 1	Prebyte for stack indexed instructions	LDX ² 2 IMM 2	LDX ³ 2 DIR 3	LDX ⁴ 3 EXT 3	LDX ⁴ 3 IX2 4	LDX ⁵ 4 SP2 2	LDX ³ 2 IX1 3	LDX ⁴ 3 SP1 1	LDX ² 1 IX 2
F	WAIT ¹ 1 INH 1	TXA ¹ 1 INH 1	AIX ² 2 IMM 2	STX ³ 2 DIR 3	STX ⁴ 3 EXT 3	STX ⁴ 3 IX2 4	STX ⁵ 4 SP2 2	STX ³ 2 IX1 3	STX ⁴ 3 SP1 1	STX ² 1 IX 2

INH	Inherent	REL	Relative	SP1	Stack Pointer, 8-Bit Offset
IMM	Immediate	IX	Indexed, No Offset	SP2	Stack Pointer, 16-Bit Offset
DIR	Direct	IX1	Indexed, 8-Bit Offset	IX+	Indexed, No Offset with
EXT	Extended	IX2	Indexed, 16-Bit Offset		Post Increment
DD	Direct-Direct	IMD	Immediate-Direct	IX1+	Index, 1-Byte Offset with
IX+D	Indexed-Direct	DIX+	Direct-Indexed		Post Increment

zum Inhaltsverzeichnis

Beispiele:

ADC

vorher
A \$0F H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %1XX011

ADC # \$02

nacher
A \$12 H:X \$4502 SP \$00FF PC \$2002

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

ADD

vorher
A \$0F H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %1XX011

ADD # \$02

nacher
A \$11 H:X \$4502 SP \$00FF PC \$2002

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

AIS

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

AIS # \$04

nacher
A \$XX H:X \$4502 SP \$00F4 PC \$2002

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

AIX

vorher
A \$XX H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %XXXXXXX

AIX # \$02

nacher
A \$XX H:X \$4504 SP \$00FF PC \$2002

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

AND

vorher
A \$0F H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %0XX101

AND # \$F0

nacher
A \$00 H:X \$4502 SP \$00FF PC \$2002

VHINZC
CC %0XX010

zum Inhaltsverzeichnis

ASL

vorher
A \$08 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %0XX101

ASLA

nacher

VHINZC

A \$10 H:X \$4502 SP \$00FF PC \$2001

CC %0XX000

zum Inhaltsverzeichnis

ASR

vorher
A \$0F H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %0XX101

ASRA

nacher
A \$07 H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %0XX001

zum Inhaltsverzeichnis

BCC

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXX0

BCC \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %XXXXXX0

zum Inhaltsverzeichnis

BCLR

vorher
A \$0F H:X \$4502 SP \$00FF PC \$2000
M\$4000 %00000010

VHINZC
CC %XXXXXX0

BCLR 2,\$4000

nacher
A \$0F H:X \$4502 SP \$00FF PC \$2004
M\$4000 %00000000

VHINZC
CC %XXXXXX0

zum Inhaltsverzeichnis

BCS

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXX1

BCS \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %XXXXXX1

zum Inhaltsverzeichnis

BEQ

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXX1

BEQ \$06

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2008

VHINZC
CC %XXXXXX1

zum Inhaltsverzeichnis

BGE

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %0XX0X0

BGE \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %0XX0X0

zum Inhaltsverzeichnis

BGT

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %0XX000

BGT \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

BHCC

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %01X000

BHCC \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %01X000

zum Inhaltsverzeichnis

BHCS

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %01X000

BHCS \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %01X000

zum Inhaltsverzeichnis

BHI

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %0XX000

BHI \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

BHS

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %0XX000

BHS \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

BIH

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000
/IRQ = 1

VHINZC
CC %01X000

BIH \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006
/IRQ = 1

VHINZC
CC %01X000

zum Inhaltsverzeichnis

BIL

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000
/IRQ = 0

VHINZC
CC %01X000

BIL \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006
/IRQ = 0

VHINZC
CC %01X000

zum Inhaltsverzeichnis

BIT

vorher
A \$01 H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXX00X

BIT # \$01

nacher
A \$01 H:X \$4502 SP \$00F0 PC \$2002

VHINZC
CC %0XX01X

zum Inhaltsverzeichnis

BLE

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %0XX01X

BGT \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %0XX01X

zum Inhaltsverzeichnis

BLO

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXX1

BCS \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %XXXXX1

zum Inhaltsverzeichnis

BLS

vorher

VHINZC

A \$XX H:X \$4502 SP \$00F0 PC \$2000

CC %XXXX01

BCS \$04

nacher

A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %XXXX01

zum Inhaltsverzeichnis

BLT

vorher

A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %0XX1XX

BGT \$04

nacher

A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %0XX1XX

zum Inhaltsverzeichnis

BMC

vorher

A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XX0XXX

BMC \$04

nacher

A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %XX0XXX

zum Inhaltsverzeichnis

BMI

vorher

A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXX1XX

BMI \$04

nacher

A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %XXX1XX

zum Inhaltsverzeichnis

BMS

vorher

A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XX1XXX

BMC \$04

nacher

A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %XX1XXX

zum Inhaltsverzeichnis

BNE

vorher

A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXX0X

BNE \$04

nacher

A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %XXXX0X

zum Inhaltsverzeichnis

BPL

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXX0XX

BPL \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %XXX0XX

zum Inhaltsverzeichnis

BRA

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXX

BRA \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2006

VHINZC
CC %XXXXXX

zum Inhaltsverzeichnis

BRCLR

vorher
A \$0F H:X \$4502 SP \$00FF PC \$2000
M\$4000 %00000100

VHINZC
CC %XXXXX0

BRCLR 2,\$4000,\$4

nacher
A \$0F H:X \$4502 SP \$00FF PC \$2007
M\$4000 %00000100

VHINZC
CC %XXXXX0

zum Inhaltsverzeichnis

BRN

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXX

BRN \$04

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2002

VHINZC
CC %XXXXXX

zum Inhaltsverzeichnis

BRSET

vorher
A \$0F H:X \$4502 SP \$00FF PC \$2000
M\$4000 %00000010

VHINZC
CC %XXXXX0

BRSET 2,\$4000,\$4

nacher
A \$0F H:X \$4502 SP \$00FF PC \$2007
M\$4000 %00000010

VHINZC
CC %XXXXX0

zum Inhaltsverzeichnis

BSET

vorher
A \$0F H:X \$4502 SP \$00FF PC \$2000
M\$4000 %00000000

VHINZC
CC %XXXXXX0

BSET 2,\$4000

nacher
A \$0F H:X \$4502 SP \$00FF PC \$2004
M\$4000 %00000010

VHINZC
CC %XXXXXX0

zum Inhaltsverzeichnis

BSR

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

BSR \$08

nacher
A \$XX H:X \$4502 SP \$00ED PC \$200A

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

CBEQ

vorher
A \$0F H:X \$4000 SP \$00FF PC \$2000
M\$4000 \$0F

VHINZC
CC %XXXXXXX

CBEQ X,\$9

nacher
A \$0F H:X \$4000 SP \$00FF PC \$200B
M\$4000 \$0F

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

CLC

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

CLC

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2001

VHINZC
CC %XXXXXX0

zum Inhaltsverzeichnis

CLI

vorher
A \$XX H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

CLI

nacher
A \$XX H:X \$4502 SP \$00F0 PC \$2001

VHINZC
CC %XX0XXX

zum Inhaltsverzeichnis

CLR

vorher
A \$1F H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

CLRA

nacher
A \$00 H:X \$4502 SP \$00F0 PC \$2001

VHINZC
CC %0XX01X

zum Inhaltsverzeichnis

CMP

vorher
A \$04 H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

CMPA # \$04

nacher
A \$04 H:X \$4502 SP \$00F0 PC \$2002

VHINZC
CC %0XX01X

zum Inhaltsverzeichnis

COM

vorher
A \$04 H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

COMA

nacher
A \$FB H:X \$4502 SP \$00F0 PC \$2002

VHINZC
CC %0XX001

zum Inhaltsverzeichnis

CPHX

vorher
A \$0F H:X \$4000 SP \$00FF PC \$2000
M\$60:\$61 \$4000

VHINZC
CC %XXXXXXX

CBEQ X,\$9

nacher
A \$0F H:X \$4000 SP \$00FF PC \$2003
M\$60:\$61 \$4000

VHINZC
CC %0XX010

zum Inhaltsverzeichnis

CPX

vorher
A \$04 H:X \$4504 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

CMPA # \$04

nacher
A \$04 H:X \$4504 SP \$00F0 PC \$2002

VHINZC
CC %0XX01X

zum Inhaltsverzeichnis

DAA

LDA # \$78 ;A=\$78
ADD # \$49 ;A=\$78+\$49 = \$C1; C=0, H=1

vorher
A \$C1 H:X \$4504 SP \$00F0 PC \$2000

VHINZC
CC %X1XXXX0

DAA ;add \$66; A=\$27; C=1 {=127 BCD}

nacher
VHINZC

A \$27 H:X \$4504 SP \$00F0 PC \$2001

CC %00X001

zum Inhaltsverzeichnis

DBNZ

vorher
A \$01 H:X \$4504 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

DBNZA # \$04

nacher
A \$00 H:X \$4504 SP \$00F0 PC \$2006

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

DEC

vorher
A \$01 H:X \$4504 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

DECA

nacher
A \$00 H:X \$4504 SP \$00F0 PC \$2001

VHINZC
CC %0XX01X

zum Inhaltsverzeichnis

DIV

LDA #20 ;20/4 (8Bit/8Bit)
CLR H
LDX #4

vorher
A \$14 H:X \$0004 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

DIV

nacher
A \$05 H:X \$0004 SP \$00F0 PC \$2001

VHINZC
CC %XXXXX00

zum Inhaltsverzeichnis

EOR

vorher
A \$01 H:X \$4504 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

EOR # \$03

nacher
A \$02 H:X \$4504 SP \$00F0 PC \$2002

VHINZC
CC %0XX00X

zum Inhaltsverzeichnis

INC

vorher
A \$01 H:X \$4504 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

INCA

nacher
A \$02 H:X \$4504 SP \$00F0 PC \$2001

VHINZC
CC %0XX00X

zum Inhaltsverzeichnis

JMP

vorher
A \$01 H:X \$4504 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

JMP \$1000

nacher
A \$02 H:X \$4504 SP \$00F0 PC \$1000

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

JSR

vorher
A \$01 H:X \$4504 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

JSR \$1000

nacher
A \$02 H:X \$4504 SP \$00EE PC \$1000

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

LDA

vorher
A \$XX H:X \$4502 SP \$00FF PC \$2000
M\$4000 \$55

VHINZC
CC %XXXXXXX

LDA \$4000

nacher
A \$55 H:X \$4502 SP \$00FF PC \$2003
M\$4000 \$55

VHINZC
CC %0XX00X

zum Inhaltsverzeichnis

LDHX

vorher
A \$0F H:X \$2222 SP \$00FF PC \$2000
M\$60:\$61 \$4000

VHINZC
CC %XXXXXXX

LDHX \$60

nacher
A \$0F H:X \$4000 SP \$00FF PC \$2003
M\$60:\$61 \$4000

VHINZC
CC %0XX01X

zum Inhaltsverzeichnis

LDX

vorher
A \$XX H:X \$4502 SP \$00FF PC \$2000
M\$4000 \$55

VHINZC
CC %XXXXXXX

LDX \$4000

nacher
A \$55 H:X \$4555 SP \$00FF PC \$2003
M\$4000 \$55

VHINZC
CC %0XX00X

zum Inhaltsverzeichnis

LSL

vorher
A \$08 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %0XX101

LSLA

nacher
A \$10 H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

LSR

vorher
A \$0F H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %XXXXXXX

LSRA

nacher
A \$07 H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %0XX001

zum Inhaltsverzeichnis

MOV

vorher
A \$0F H:X \$4502 SP \$00FF PC \$2000
PORTA \$XX

VHINZC
CC %XXXXXXX

MOV #AA,PORTA

nacher
A \$0F H:X \$4502 SP \$00FF PC \$2003
PORTA \$AA

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

MUL

vorher
A \$0F H:X \$0002 SP \$00FF PC \$2000

VHINZC
CC %XXXXXXX

MUL ;2x15=30

nacher
A \$1E H:X \$0000 SP \$00FF PC \$2001

VHINZC
CC %X0XXX0

zum Inhaltsverzeichnis

NEG

vorher
A \$0F H:X \$0002 SP \$00FF PC \$2000

VHINZC
CC %XXXXXXX

NEGX

nacher
A \$0F H:X \$00FE SP \$00FF PC \$2001

VHINZC
CC %X0X000

zum Inhaltsverzeichnis

NOP

vorher

VHINZC

A \$0F H:X \$0002 SP \$00FF PC \$2000

CC %XXXXXXX

NEGX

nacher

A \$0F H:X \$0002 SP \$00FF PC \$2001

VHINZC

CC %XXXXXXX

zum Inhaltsverzeichnis

NSA

vorher

A \$0F H:X \$0002 SP \$00FF PC \$2000

VHINZC

CC %XXXXXXX

NSA

nacher

A \$F0 H:X \$0002 SP \$00FF PC \$2001

VHINZC

CC %XXXXXXX

zum Inhaltsverzeichnis

ORA

vorher

A \$0F H:X \$0002 SP \$00FF PC \$2000

VHINZC

CC %XXXXXXX

ORA #80

nacher

A \$8F H:X \$0002 SP \$00FF PC \$2002

VHINZC

CC %0XX00X

zum Inhaltsverzeichnis

PSHA

vorher

A \$0F H:X \$0002 SP \$00FF PC \$2000
M\$00FF \$XX

VHINZC

CC %XXXXXXX

PSHA

nacher

A \$0F H:X \$0002 SP \$00FE PC \$2001
M\$00FF \$0F

VHINZC

CC %XXXXXXX

zum Inhaltsverzeichnis

PSHH

vorher

A \$0F H:X \$1002 SP \$00FF PC \$2000
M\$00FF \$XX

VHINZC

CC %XXXXXXX

PSHA

nacher

A \$0F H:X \$1002 SP \$00FE PC \$2001
M\$00FF \$10

VHINZC

CC %XXXXXXX

zum Inhaltsverzeichnis

PSHX

vorher

A \$0F H:X \$1002 SP \$00FF PC \$2000
M\$00FF \$XX

VHINZC

CC %XXXXXXX

PSHX

nacher
A \$0F H:X \$1002 SP \$00FE PC \$2001
M\$00FF \$02

VHINZC
CC %XXXXXXXX

zum Inhaltsverzeichnis

PULA

vorher
A \$XX H:X \$1002 SP \$00FF PC \$2000
M\$00FF \$02

VHINZC
CC %XXXXXXXX

PULA

nacher
A \$02 H:X \$1002 SP \$00FF PC \$2001
M\$00FF \$02

VHINZC
CC %XXXXXXXX

zum Inhaltsverzeichnis

PULH

vorher
A \$0F H:X \$XX02 SP \$00FF PC \$2000
M\$00FF \$10

VHINZC
CC %XXXXXXXX

PULH

nacher
A \$0F H:X \$1002 SP \$00FF PC \$2001
M\$00FF \$10

VHINZC
CC %XXXXXXXX

zum Inhaltsverzeichnis

PULX

vorher
A \$0F H:X \$10XX SP \$00FF PC \$2000
M\$00FF \$02

VHINZC
CC %XXXXXXXX

PULX

nacher
A \$0F H:X \$1002 SP \$00FF PC \$2001
M\$00FF \$02

VHINZC
CC %XXXXXXXX

zum Inhaltsverzeichnis

ROL

vorher
A \$48 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %0XX101

ROLA

nacher
A \$81 H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

ROR

vorher
A \$48 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %0XX101

ROLA

nacher
A \$A4 H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %0XX000

[zum Inhaltsverzeichnis](#)

RSP

vorher
A \$XX H:X \$4502 SP \$00E1 PC \$2000

VHINZC
CC %0XX101

RSP

nacher
A \$XX H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %0XX000

besser:

vorher
A \$XX H:X \$4502 SP \$00E1 PC \$2000

VHINZC
CC %XXXXXX

RAM_END EQU \$01FF

**LDHX RAM_END+1
TXS**

nacher
A \$XX H:X \$01FF SP \$01FF PC \$2004

VHINZC
CC %0XX000

[zum Inhaltsverzeichnis](#)

RTI

vorher
A \$XX H:X \$XXXX SP \$00F0 PC \$XXXX

VHINZC
CC %XXXXXX

RTI

nacher
A \$A4 H:X \$XX02 SP \$00F5 PC \$2000

VHINZC
CC %000100

[zum Inhaltsverzeichnis](#)

RTS

vorher
A \$XX H:X \$XXXX SP \$00F0 PC \$XXXX

VHINZC
CC %XXXXXX

RTI

nacher
A \$XX H:X \$XXXX SP \$00F2 PC \$2000

VHINZC
CC %XXXXXX

[zum Inhaltsverzeichnis](#)

SBC

vorher
A \$08 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %1XX011

SBC #\$02

nacher
A \$05 H:X \$4502 SP \$00FF PC \$2002

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

SEC

vorher
A \$XX H:X \$XXXX SP \$00FF PC \$2000

VHINZC
CC %XXXXXX

SEC

nacher
A \$XX H:X \$XXXX SP \$00FF PC \$2001

VHINZC
CC %XXXXX1

zum Inhaltsverzeichnis

SEI

vorher
A \$XX H:X \$XXXX SP \$00FF PC \$2000

VHINZC
CC %XXXXXX

SEI

nacher
A \$XX H:X \$XXXX SP \$00FF PC \$2001

VHINZC
CC %XX1XXX

zum Inhaltsverzeichnis

STA

vorher
A \$55 H:X \$4502 SP \$00FF PC \$2000
M\$4000 \$XX

VHINZC
CC %XXXXXX

STA \$4000

nacher
A \$55 H:X \$4502 SP \$00FF PC \$2003
M\$4000 \$55

VHINZC
CC %0XX00X

zum Inhaltsverzeichnis

STHX

vorher
A \$55 H:X \$4502 SP \$00FF PC \$2000
M\$0040:0041 \$XX:XX

VHINZC
CC %XXXXXX

STHX \$40

nacher
A \$55 H:X \$4502 SP \$00FF PC \$2003
M\$0040:0041 \$45:02

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

STOP

vorher
A \$55 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %XXXXXX

STOP

nacher
A \$55 H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %XX0XXX

/IRQ-Pin freigegeben! Oszillator gestoppt!

zum Inhaltsverzeichnis

STX

vorher
A \$55 H:X \$4502 SP \$00FF PC \$2000
M\$4000 \$XX

VHINZC
CC %XXXXXX

STX \$4000

nacher
A \$55 H:X \$4502 SP \$00FF PC \$2003
M\$4000 \$02

VHINZC
CC %0XX00X

zum Inhaltsverzeichnis

SUB

vorher
A \$08 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %1XX011

SUB # \$02

nacher
A \$06 H:X \$4502 SP \$00FF PC \$2002

VHINZC
CC %0XX000

zum Inhaltsverzeichnis

SWI

vorher
A \$08 H:X \$4502 SP \$00FF PC \$2000
M\$FFFC:FFFD \$38:00

VHINZC
CC %1XX011

SWI # \$02

nacher
A \$06 H:X \$4502 SP \$00FF PC \$3800
M\$FFFC:FFFD \$38:00

VHINZC
CC %XX1XXX

zum Inhaltsverzeichnis

TAP

vorher
A \$06 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %XXXXXX

TAP

nacher
A \$06 H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %000110

zum Inhaltsverzeichnis

TAX

vorher
A \$06 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %XXXXXX

TAX

nacher
A \$06 H:X \$4506 SP \$00FF PC \$2001

VHINZC
CC %XXXXXX

zum Inhaltsverzeichnis

TPA

vorher
A \$XX H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %001010

TAX

nacher
A \$0A H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

TST

vorher
A \$06 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %XXXXXXX

TSTA

nacher
A \$06 H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %0XX00X

zum Inhaltsverzeichnis

TSX

vorher
A \$06 H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

TSTA

nacher
A \$06 H:X \$00F1 SP \$00F0 PC \$2001

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

TXA

vorher
A \$06 H:X \$4502 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

TSTA

nacher
A \$02 H:X \$4502 SP \$00F0 PC \$2001

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

TXS

vorher
A \$06 H:X \$0102 SP \$00F0 PC \$2000

VHINZC
CC %XXXXXXX

TSTA

nacher
A \$06 H:X \$0102 SP \$0101 PC \$2001

VHINZC
CC %XXXXXXX

zum Inhaltsverzeichnis

WAIT

vorher
A \$55 H:X \$4502 SP \$00FF PC \$2000

VHINZC
CC %XXXXXXX

STOP

nacher
A \$55 H:X \$4502 SP \$00FF PC \$2001

VHINZC
CC %XX0XXX

Interrupts freigegeben! CPU-Takt gestoppt!

zum Inhaltsverzeichnis